산술 논리 연산 장치1 컴퓨터의 구조 - [제4강] 처리장치 (2) 컴퓨터의 구조 - [제4강] 처리장치 (2) 내부 버스 ․산술논리연산 장치 ․쉬프터 ․제어단어 컴퓨터의 구조 용어정리 산술 논리 연산 장치 기본적인 산술연산과 논리연산을 실행하는 조합논리회로 상태 레지스터 산술논리연산장치에서 산술연산을 수행한 후 연산결과의 상태를 저장 시프터 비트단위의 연산을 수행하기 위해 멀티플렉서을 이용하여 구성 제어단어 제어변수(선택신호)들의 묶음 선택신호 처리장치에서 수행되는 마이크로연산을 선택하는 신호로서 처리장치의 각 구성요소들을 제어 제어단어의 필드 제어단어를 구성하는 부분으로서, 출발 레지스터의 선택, ALU에서의 연산선택, 시프터에서의 동작선택, 결과가 저장될 도착 레지스터의 선택 등으로 구성 요점정리산술논리연산장치는 산술연산과 논리연산을 실행하는 조합논리회로로서, 산술.. 2016. 8. 2. 이전 1 다음