디지털 논리회로 - 6. 순서 논리회로

디지털 논리회로 - 6. 순서 논리회로

1. 순서논리회로는 조합논리회로와 피드백을 형성하는 저장요소로 구성된다.
2. 순서논리회로는 동기 순서논리회로와 비동기 순서논리회로로 분류된다.
3. 플립플롭은 입력신호에 의해서 상태를 바꾸도록 지시할 때까지는 현재의 2진 상태를 유지하는 논리소자이다.
4. 래치는 플립플롭의 가장 기본적인 형태로, 클럭 신호에 관계없이 출력을 변화시키는 비동기 논리소자이다.
5. SR 래치는 비동기 순서논리회로의 저장요소이며 2개의 NOR 게이트나 2개의 NAND 게이트로 구성할 수 있으며, 각각 세트와 리세트의 두 입력을 갖는다.
6. SR 래치에 게이트를 추가하여 래치가 한 클럭 펄스 발생기간 동안에만 입력에 응답하도록 만든 래치를 SR 래치 또는 RS 플립플롭이라고도 하며 동기 순서논리회로의 저장요소로 사용된다.
7. RS 플립플롭의 동작에서는 제어입력인 클럭 C 가 1 이고, S, R 이 각각 1, 1 일 때 미정상태라는 문제가 나타난다.
8. RS 플립플롭의 문제점을 제거하는 방법으로 D 플립플롭이 사용되며, D 플립플롭은 자신의 내부와 외부 사이에 2진 정보를 순간적으로 저장하는 데 적합하다.
9. JK 플립플롭은 RS 플립플롭에서 나타나는 미정상태를 정의하여 사용할 수 있도록 한 RS 플립플롭의 개량된 형태이다.
10. T 플립플롭은 JK 플립플롭의 변화된 형태로, JK 플립플롭의 두 입력을 하나로 묶어서 만든 것이다.
11. 플립플롭의 트리거 방법은 레벨 트리거 방법과 에지 트리거 방법으로 구별된다.
12. JK 플립플롭은 레이스 현상이라는 문제점이 발생하며, 이러한 문제점을 해결하는 방법으로 마스터–슬레이브 플립플롭이 사용된다.
13. 마스터–슬레이브 플립플롭은 주(master)와 종(slave)의 역할을 하는 2개의 별도인 플립플롭으로 구성된다. 
14. 순서논리회로를 분석한다는 것은 플립플롭의 상태와 입출력 상태의 시간적 변화를 적절히 나타내는 것을 말한다.
15. 순서논리회로의 분석은 상태표 작성으로 이루어진다.
16. 상태표의 작성은 플립플롭의 상태 변화에 의한 입력을 알면 구할 수 있고, 플립플롭의 입력은 입력방정식으로 표현된다.
17. 상태도는 상태표를 그림으로 나타낸 것으로서, 회로의 상태변화를 도형으로 나타내기 때문에 회로분석을 보다 쉽게 할 수 있다. 
18. 순서논리회로의 설계는 설계명세로부터 상태표를 작성하고 이를 통해 플립플롭의 입출력 방정식을 도출한 뒤 논리회로도로 그리는 과정이다.
19. 순서논리회로를 설계할 때 상태는 플립플롭의 상태를 의미하므로 상태가 2개인 경우는 1개의 플립플롭이 필요하며, 일반적으로는 상태가 2ⁿ 인 경우 n개의 플립플롭이 필요하다.