컴퓨터의 구조 - [제4강] 처리장치 (2)

컴퓨터의 구조 - [제4강] 처리장치 (2)

내부 버스 ․산술논리연산 장치 ․쉬프터 ․제어단어

컴퓨터의 구조 용어정리

산술 논리 연산 장치

기본적인 산술연산과 논리연산을 실행하는 조합논리회로

상태 레지스터

산술논리연산장치에서 산술연산을 수행한 후 연산결과의 상태를 저장

시프터

비트단위의 연산을 수행하기 위해 멀티플렉서을 이용하여 구성

제어단어

제어변수(선택신호)들의 묶음

선택신호

처리장치에서 수행되는 마이크로연산을 선택하는 신호로서 처리장치의 각 구성요소들을 제어

제어단어의 필드

제어단어를 구성하는 부분으로서, 출발 레지스터의 선택, ALU에서의 연산선택, 시프터에서의 동작선택, 결과가 저장될 도착 레지스터의 선택 등으로 구성

요점정리

• 산술논리연산장치는 산술연산과 논리연산을 실행하는 조합논리회로로서, 산술연산회로와 논리연산회로로 구성된다.
• 제어단어는 처리장치 내에서 수행되는 마이크로 연산을 제어하기 위해 구성요소들의 선택신호를 묶어 놓은 것으로, 여러 개의 필드로 구성될 수 있다.
• 제어단어의 각 필드는 마이크로 연산을 위한 출발 레지스터의 선택, ALU에서의 연산선택, 시프터에서의 동작선택, 결과가 저장될 도착 레지스터의 선택 등으로 구성된다.
• 제어단어를 생성시키는 가장 효과적인 방법은 제어단어를 기억장치에 저장하고, 기억장치의 출력을 처리장치의 각 구성요소의 선택신호로 연결하는 방법이다.

연습문제

• 

  산술논리연산장치의 가/감산 결과 최상위 비트에서 자리올림이나 자리내림이 발생했을 경우 세트(set)되는
  상태 레지스터의 플래그(flag)는?
  

  답을 체크하세요

  1. sign flag
  2. zero flag
  3. carry flag
  4. overflow flag

  정답 :

  ③

  교재 P75 참조

• 

  다음 중 처리장치에 있는 각 구성요소의 선택신호를 설명하는 것으로서 잘못된 것은?

  답을 체크하세요

  1. 처리장치에서 수행되는 마이크로연산을 선택하는 신호
  2. 처리장치의 각 구성요소를 제어
  3. 선택신호로서 특정 마이크로연산을 선택
  4. 처리장치를 구동하는 클럭 신호

  정답 :

  ④

  각 구성요소의 선택신호는 마이크로연산을 선택하는 신호로서 특정 마이크로연산이 선택되면 해당되는 구성요소가 제어된다.

• 

  제어단어를 구성하는 필드의 역할이 아닌 것은?

  답을 체크하세요

  1. 출발 레지스터의 선택
  2. 상태 레지스터의 상태 선택
  3. 도착 레지스터의 선택
  4. ALU의 연산 선택

  정답 :

  ②

  제어단어의 각 필드는 출발 레지스터(A, B)과 도착 레지스터의 선택(D), ALU의 연산선택(F), 그리고 시프터에서의 연산선택(H)로 구성된다.

• 

  처리장치의 제어단어를 구성하는 A필드의 비트 수가 4비트라면 처리장치내에 구성될 수 있는 최대 레지스터의 수는?(단, 데이터 처리를 위해 외부 입력을 고려한다)

  답을 체크하세요

  1. 12개
  2. 15개
  3. 16개
  4. 20개

  정답 :

  ②

  제어단어의 A필드가 4비트이면 MUX A(또는 MUX B)에서의 입력 수는 16개이고, 이 중 1개를 입력 데이터로 설정한다면 나머지 15개는 레지스터가 된다.